324 Глава 9. Устаревшие параметры BIOS DRAM Wait State Параметр позволяет установить временную задержку, которая будет использоваться при обмене данными с оперативной памятью. Такая задержка требуется не всегда. Разумеется, ее использование отрицательно сказывается на быстродействии системы. Данный параметр применяется для повышения стабильности работы системы. Если задержка отсутствует или слишком мала — в некоторых случаях возможны периодические ошибки четности памяти или сбои системы. Иногда использование задержки необходимо после замены процессора на более быстрый. Наиболее часто встречающиеся значения:
• 0 — задержка при чтении или записи данных в оперативную память отсутствует;
• 1 — задержка при чтении или записи данных в оперативную память составляет один такт системной шины;
• 2 — задержка при чтении или записи данных в оперативную память составляет два такта системной шины;
• 3 — задержка при чтении или записи данных в оперативную память составляет три такта системной шины. Набор возможных значений параметра зависит от модели материнской платы и версии BIOS. DRAM Write Burst Timing Иногда этот параметр именуется DRAM Write Timing. Он может применяться при использовании пакетного режима передачи данных в оперативную память. Параметр аналогичен рассмотренному ранее параметру DRAM READ Burst Timing, но его действие распространяется на операцию записи данных. Fast EDO Path Select Данный параметр позволяет использовать укороченный путь адресации чтения упреждающих циклов из памяти типа EDO DRAM. Применение укороченного пути повышает производительность системы, практически не оказывая влияния на стабильность работы. Поэтому включать функцию выбора укороченного пути следует практически всегда. Возможные значения:
• Enabled - для адресации чтения упреждающих циклов из памяти EDO DRAM выбран укороченный путь; Работа с оперативной памятью типа DRAM 325
• Disabled - для адресации чтения упреждающих циклов из памяти EDO DRAM выбран полный путь. Fast MA to RAS# Delay CLK Данный параметр может именоваться Fast MA to RAS# Delay. Он применяется только для модулей памяти типа FPM DRAM. При обмене данными с этим типом памяти перед установкой сигнала RAS# должен быть отработан сигнал MA (Memory Address) — адрес памяти, по которому производится обращение. По умолчанию между этими сигналами используется задержка длиной в один системный такт. Однако в случае нестабильной работы памяти задержку можно увеличить до двух системных тактов. Обычно это решает проблемы со стабильностью работы памяти при некотором снижении общего быстродействия системы. Возможные значения:
• 1 CCLK или Disabled — дополнительная задержка между сигналами МА и RAS# отключена, используется стандартная задержка в один системный такт;
• 2 CCLK или Enabled — включена дополнительная задержка между сигналами МА и RAS#, общая задержка составляет два системных такта.

<< назад                        следущая страница >>